# KOREAN INTELLECTUAL PROPERTY OFFICE

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Industrial Property Office.

Application Number:

Patent Application No. 2003-33842

Date of Application:

27 May 2003

Applicant(s):

Samsung Electronics Co., Ltd.

10 June 2003

**COMMISSIONER** 

1020030033842 2003/6/11

[Document Name]

Patent Application

[Application Type]

Patent

[Receiver]

Commissioner

[Reference No.]

0012

[Filing Date]

2003.05.27

[IPC]

H01L

[Title]

Semiconductor opto-electronic device

[Applicant]

[Name]

Samsung Electronics Co., Ltd.

[Applicant code]

1-1998-104271-3

[Attorney]

[Name]

Young-pil Lee

[Attorney's code]

9-1998-000334-6

[General Power of Attorney Registration No.] 2003-003435-0

[Attorney]

[Name]

Hae-young Lee

[Attorney's code]

9-1999-000227-4

[General Power of Attorney Registration No.] 2003-003436-7

[Inventor]

[Name]

LEE, Sung Nam

[I.D. No.]

720228-1167828

[Zip Code]

442-707

[Address]

106-1304 Byucksan Apt., Mangpo-dong, Paldal-gu,

Suwon-city, Kyungki-do

[Nationality]

Republic of Korea

[Inventor]

[Name]

HA, Kyoung Ho

[I.D. No.]

680311-1903916

[Zip Code]

135-010

1020030033842 2003/6/11

[Address]

130-13 Nonhyeon-dong, Gangnam-gu, Seoul

[Nationality] Republic of Korea

#### [Inventor]

[Name]
[I.D. No.]

SAKONG, Tan 740603-1770115

[Zip Code]

449-712

[Address]

C-422 Dormitory of Samsung Advanced Institute of Technology,

Kiheung-eub, Yongin-city, Kyungki-do

[Nationality]

Republic of Korea

#### [Priority Claimed]

[Application Country]

Republic of Korea

[Type of Application]

Patent

[Application No.]

10-2002-0063539

[Filing Date]

2002.10.17

[Priority Document]

Attached

#### [Application Order]

I/We file as above according to Art. 42 of the Patent Law.

Attorney

Young-pil Lee

Attorney

Hae-young Lee

## [Fee]

[Basic page]	20 Sheet(s)	29,000 won
[Additional page]	2 Sheet(s)	2,000 won
[Priority claiming fee]	1 Case(s)	26,000 won
[Examination fee]	0 Claim(s)	0 won
[Total]	57,000 Won	

#### [Enclosures]

- 1. Abstract and Specification (and Drawings)\_1 copy
- 2. Certified Priority document and Translation thereof 1 copy



## 별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출 원 번 호

10-2003-0033842

Application Number

출 원 년 월 일

Date of Application

2003년 05월 27일

MAY 27, 2003

출 원

01

삼성전자주식회사

SAMSUNG ELECTRONICS CO., LTD.

돌 편 Applicant(s)

2003

. = 06

**21** 10

잌

허

청

COMMISSIONEF



【서지사항】

【서류명】 특허출원서

[권리구분] 특허

【수신처】 특허청장

【참조번호】 0012

【제출일자】 2003.05.27

【국제특허분류】 H01L

【발명의 명칭】 반도체 광전 소자

【발명의 영문명칭】 Semiconductor opto-electronic device

【출원인】

【명칭】 삼성전자 주식회사

【출원인코드】 1-1998-104271-3

【대리인】

【성명】 이영필

【대리인코드】 9-1998-000334-6

【포괄위임등록번호】 2003-003435-0

【대리인】

【성명】 이해영

【대리인코드】 9-1999-000227-4

【포괄위임등록번호】 2003-003436-7

【발명자】

【성명의 국문표기】 이성남

【성명의 영문표기】 LEE,Sung Nam

【주민등록번호】 720228-1167828

【우편번호】 442-707

【주소】 경기도 수원시 팔달구 망포동 벽산아파트 106동 1304호

【국적】 KR

【발명자】

【성명의 국문표기】 하경호

【성명의 영문표기】 HA, Kyoung Ho

【주민등록번호】 680311-1903916

【우편번호】 135-010

【주소】 서울특별시 강남구 논현동 130-13

【국적】 KR

【발명자】

【성명의 국문표기】 사공탄

【성명의 영문표기】 SAKONG, Tan

【주민등록번호】 740603-1770115

【우편번호】 449-712

【주소】 경기도 용인시 기흥읍 삼성종합기술원 기숙사 C동 422호

【국적】 KR

【우선권주장】

【출원국명】 KR

【출원종류】 특허

【출원번호】 10-2002-0063539

【출원일자】 2002.10.17

【증명서류】 첨부

【취지】 특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대

리인 이영

필 (인) 대리인 이해영 (인)

【수수료】

【기본출원료】 20 면 29,000 원

【가산출원료】 2 면 2,000 원

 【우선권주장료】
 1
 건
 26,000
 원

[심사청구료] 0 항 0 원

【합계】 57,000 원

【첨부서류】 1. 요약서·명세서(도면)\_1통 2.우선권증명서류 및 동 번역

문\_1통

1020030033842

출력 일자: 2003/6/11

## 【요약서】

#### [요약]

고효율의 반도체 광전소자에 관해 개시된다.

개시된 반도체 광전소자는: 활성층과; 활성층 상하에 마련되는 상부 및 하부 웨이 브가이드층; 상기 활성층 및 웨이브가이드층에 의한 샌드위치의 상하에 마련되는 상부 및 하부크래드층; 및 상기 적층을 지지하는 기판을 구비하고, 상기 활성층 및 이 상하의 각 웨이브가이드층의 사이에, 각각에 대응하는 웨이브가이드층에 비해 에너지갭이 작고 그리고 활성층에 비해서는 큰 에너지갭을 가지는 광제한층(optical confinement layer, OCL)이 마련되어 있는 구조를 가진다. 이러한 본 발명에 따르면, 모드 누설의 감소 및 억제가 가능하고 그리고 광제한팩터가 증가한다.

## 【대표도】

도 2

## 【색인어】

광제한층, 광제한팩터,반도체, 광전

#### 【명세서】

#### 【발명의 명칭】

반도체 광전 소자{Semiconductor opto-electronic device}

### 【도면의 간단한 설명】

도 1은 일반적인 질화물계 반도체 레이저 소자의 적층구조를 보인 단면도이다.

도 2는 본 발명에 따른 반도체 레이저 소자의 적층구조를 보인 단면도이다.

도 3은 도 2에 도시된 본 발명에 따른 반도체 레이저 소자의 결정층별 에너지 갭을 보인 그래프이다.

도 4a 내지 도 4d는 각기 다른 Al 조성비를 가지는 n-크래드층에 따른 모드 프로파일에 대한 OCF (Optical confinement factor)의 시뮬레이션 결과를 보인다.

도 5a 내지 도 5c는 n-크래드층에서의 Al 조성비(10%, 13.5%, 15%)별 본 발명에 따라 적용되는 OCL의 두께 변화에 따른 OCF의 변화를 보인 시뮬레이션 결과이다.

도 5d는 본 발명에 따라 OCL을 적용한 경우(OCL) 및 OCL을 적용하지 않은 경우 (non-OCL)에 있어서, n-크래드층의 Al 조성비(10%, 13.5%, 15%)별 OCF의 변화를 나타내보인다.

도 5e는 도 5d의 조건에서 최대 OCF에 대응하는 OCL두께 하에서 OCF의 증가률을 보인다.

도 6은 본 발명에 따라 OCL이 적용된 레이저 다이오드와 OCL이 없는 종래 레이저 다이오드의 발진 개시 전류의 변화를 보인 그래프이다.

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

본 발명은 반도체 광전소자(semiconductor opto-electronic device)에 관한 것으로 서, 상세히는 높은 광효율을 가지는 반도체 광전소자에 관한 것이다.

- 의반적인 질화물(nitride)계열의 화합물 반도체 광전소자의 하나인 반도체 레이저소자는, 도 1에 도시된 바와 같이 사파이어 기판(1)를 베이스로 하며, 빛을 내거나 받기위한 활성층(active layer, 5), 활성층(5)으로 전자를 공급하기 위한 n-형 적층(2, 3, 4), 활성층(5)으로 정공(hole)을 공급하기 위한 p-형 적층(6, 7, 8)을 포함한다.
- ✓11> 구체적으로, 광 안내(wave guide)를 위해 활성층(5)의 양측에 p-웨이브 가이드층
  (7) 및 n-웨이브가이드층(4)이 마련된다. 그리고, 전자와 정공 및 빛을 구속하기 위하여
  , p-웨이브 가이드층(7)의 상부 및 n-웨이브가이드층(4)의 하부에 p-크래드층(cladding layer, 8) 및 n-크래드층(3)이 각각 마련되어 있다. 그리고, p-웨이브가이드(7)과 활성층(5)의 사이에는 정공의 통과만을 허용하는 전자차단층(6, Electron Blocking Layer, EBL)이 마련된다. 한편 기판(1)과 n-크래드층(3)의 사이에는 n-GaN 콘텍트층(2)이 마련되고 그리고 p-크래드층(8) 위에는 p-GaN 콘택트층(9)이 마련된다.
- 이러한 질화물계의 발광 소자의 경우 대부분 사파이어(sapphire)를 기판 소재로 이용한다. 일반적으로, 질화물계 레이저 다이오드에서 활성층에서 형성되는 빛을 가이드하기 위한 웨이브가이드층이 GaN 으로 형성되며, 또한, 전자와 빛을 동시에 구속(confine)하기 위하여 크래드층은 Al<sub>x</sub>Ga<sub>1-x</sub>N 로 형성된다.

<13> Al<sub>x</sub>Ga<sub>1-x</sub>N 는 GaN 에 비해 에너지갭이 크고, 활성층인 InGaN와의 굴절률 차이가 웨이브가이드인 GaN 에 비해 더 크다.

- 지하는 지명 기계 기계 기원 기관 목으로 사용하는 AlGaN층은 웨이브가이드층 및 n 타입 접촉층(contact layer)으로 사용되는 GaN와 큰 격자 상수와 열팽창 계수의 차이를 나타내고 이로 인해 클랙(crack)을 형성하게 된다. 따라서 이로 인하여 크래드층 물질인 Al<sub>x</sub>Ga<sub>1-x</sub>N에서 Al의 조성비와 두께가 제한되어 지고 있다. 다른 연구 그룹에서의 연구결과에 따르면 크래드층의 Al의 제한된 조성비율은 AlGaN/GaN 초격자(super lattice) 경우 대략 14% 이며 제한 두께는 1/m, 벌크(bulk) AlGaN의 경우 8% 및 1/m 정도로 보고되었다.이와 같이 제한된 크래드층의 두께와 Al 조성비에 기인하여 기판 쪽으로의 누설 모드(leakage mode)이 발생, 즉 광제한 팩터(optical confinement factor, OCF)가 감소하게 된다.
- 는 무설 모드는 광구속(optical confinement) 계수를 줄여 광이득의 감소를 가져 옴으로써 레이저의 발진 개시 전류를 높이고 레이저의 파-필드 패턴(far field pattern)에 악영향을 주게 된다. 감소된 OCF는 레이저 소자의 발진 개시 전류를 높이고, 내부양자효율(internal quantum efficiency)을 감소시키고 발진된 레이저의 파-필드 패턴(far field pattern)에 악영향을 주게 된다.

【발명이 이루고자 하는 기술적 과제】

<16>본 발명은 광제한 팩터를 효과적으로 증대시켜 내구성 및 신뢰성이 향상된 반도체 발광소자를 제공하는 것에 그 목적이 있다.

1020030033842

<17> 또한 본 발명은 광 이득의 증가에 의해 레이저의 발진 개시 전류가 감소되고, 따라서 동작 입력 파워가 감소된 고효율의 반도체 발광소자를 제공함에 그 다른 목적이 있다.

#### 【발명의 구성 및 작용】

- <18> 상기의 목적을 달성하기 위하여 본 발명에 따르면,
- <19> 활성층과;
- <20> 활성층 상하에 마련되는 상부 및 하부 웨이브가이드층;
- <21> 상기 활성층 및 웨이브가이드층에 의한 샌드위치의 상하에 마련되는 상부 및 하부 크래드층; 및
- <22> 상기 적층을 지지하는 기판을 구비하고,
- <23> 상기 활성층 및 이 상하의 각 웨이브가이드층의 사이에, 각각에 대응하는 웨이브가이드층에 비해 에너지갭이 작고 그리고 활성층에 비해서는 큰 에너지갭을 가지는 광제한층(optical confinement layer, OCL)이 마련되어 있는 것을 특징으로 하는 반도체 발광소자가 제공된다.
- <24> 상기 본 발명의 반도체 발광소자에 있어서, 상기 기판은 Si, 사파이어, SiC 또는 GaN 으로 형성될 수 있다.
- <25> 이러한 본 발명은 질화물 반도체 발광소자에 적용되는 것이 바람직하다. 따라서, 상기 상부 및 하부 웨이브가이드층은 p-GaN 및 n-GaN으로 형성되며, 상기 상부 및 하부 크래드층은 각각 p-A1GaN/p-GaN, p-A1GaN/GaN, A1GaN/p-GaN 및 n-A1GaN/n-GaN, n-A1GaN/GaN, A1GaN/n-GaN, 또는 p-A1GaN 및 n-A1GaN으로 형성된다.

상기 상부 크래드층의 위에와 하부 크래드층의 하부에는 각각 p-GaN 콘택트층 및
 n-GaN 콘택트층이 마련된다. 또한, 상기 활성층은 Al<sub>v</sub>In<sub>x</sub>Ga<sub>1-x-v</sub>N/Al<sub>w</sub>In<sub>y</sub>Ga<sub>1-y-w</sub>N (0≤
 v,w,x,y≤1,0≤x+v, y+w ≤1, y≤x, v≤w) 의 다중양자우물 또는 단일양자우물로 형성될
 수 있다. 즉, 상기 활성층은 GaN, AlGaN, InGaN 그리고 AlInGaN 중의 어느 하나의 물질
로 형성될 수 있다.

- 한편, 본 발명의 바람직한 실시예에 따르면 상기 광제한층(OCL)은 InzGa1-zN으로 형성되며 여기에는 Si 또는 Mg가 도핑될 수 있다. 이러한 광제한층(OCL)의 바람직한 두 께는 100 내지 500Å 범위 내의 값을 가진다.
- <28> 이하, 첨부된 도면을 참조하면서 본 발명에 따른 반도체 발광소자의 바람직한 실시 예를 설명한다.
- 본 발명에서 제안된 반도체 발광소자는 클랙(crack)이 발생되지 않는 최대의 Al 조성을 갖는 크래드층의 구조하에서 광팩터 제한 값의 증가에 의해 광이득을 증가시키기 위해 활성층과 그 상하의 웨이브가이드층의 사이에 이들 각각의 에너지갭들의 사이의 값을 가지는 Al<sub>x</sub>In<sub>y</sub>Ga<sub>1-x-y</sub>N, (0 ≤x, v≤1, 0≤x+y≤1) OCL층이 삽입된 구조를 가진다.
- <30> 이러한 본 발명의 반도체 발광소자는 후술되겠지만 내부양자효율이 증대되고 레이저발진 개시 전류 및 동작 입력 파워(operation input power)가 감소되는 잇점을 가진다. 발진개시 전류 및 동작 입력 파워의 감소는 발진효율 증가및 수명의 연장효과를 불러온다.
- (31) 이러한 본 발명의 반도체 발광소자는 특히 질화물계열의 광전소자, 예를 들어 발광 또는 수광 소자 등의 전자소자에 적용될 수 있다.

도 2는 본 발명에 따른 광전 소자의 한 례로서 반도체 레이저 소자의 개략적 단면 도이며, 도 3은 도 2에 도시된 소자에서 각 결정층의 에너지 갭을 보이는 그래프이다.

- 도 2를 참조하면, Si, SiC, GaN 또는 사파이어로 된 기판(10) 표면에 Si 도핑된 GaN 콘택트층(20)이 형성된다. 상기 콘택트층(20) 위에는 InGaN 활성층(50)을 주요구성 요소로 포함하는 전자 발광층이 마련되어 있다.
- <34> 상기 활성층(50)은 에너지 갭이 서로 다른 Al<sub>v</sub>In<sub>x</sub>Ga<sub>1-x-v</sub>N 와 Al<sub>w</sub>In<sub>y</sub>Ga<sub>1-y-w</sub>N (0≤ v,w,x,y≤1,0≤x+v, y+w ≤1, y≤x, v≤w) 에 의한 단일양자 우물 또는 다중양자우물구조를 가진다. 즉, 상기 활성층은 GaN, AlGaN, InGaN 그리고 AlInGaN 중의 어느 하나의 물질로 형성될 수 있다.
- 도 2에 도시된 바와 같이 상기 웨이브 가이드층(70, 40)은 각각 n~ 형 및 p-GaN으로 각각 형성된다. 이러한 웨이브가이드(70, 40)는 전술한 바와 같이 상기 OCL층에 비해 큰 에너지갭을 가진다. 한편, 상기 하부 웨이브가이드층(40)의 아래에는 n-AlGaN/n-GaN, n-AlGaN/GaN, AlGaN/n-GaN 또는 n-AlGaN 크래드층(30) 및 n-GaN 콘택트층(20)이 순차적으로 마련되어 있다.

한편, 상기 상부 OCL(55)와 상부 웨이브가이드(70)의 사이에는 p-A1GaN EBL(60)이
개재되어 있다. 도 3에 도시된 바와 같이 EBL(60)의 에너지 갭이 다른 결정층에 비해 가
장 크며, 따라서 전자의 이동을 방지하고 정공만 통과하도록 한다.

- <38> 상기 p-GaN 상부 웨이브가이드층(70)의 위에는 p-A1GaN/p-GaN, p-A1GaN/GaN,
  A1GaN/p-GaN 또는 p-A1GaN 크래드층(80)과 p-GaN 상부 콘택트층(90)이 형성되어 있다.
- <39> 상기와 같이 OCL(45, 55)이 활성층의 양쪽에 마련되는 본 발명에 의하면, 제한된 Al조성과 AlGaN clad층의 두께 하에서도 OCF (optical confinement factor)를 증가시켜 소자의 발진 전류 및 내부 양자효율이 향상되게 된다.
- 이러한 본 발명에 의하면 종래 광전소자에 존재하던 웨이브가이드층에 더하여 본 발명에 의해 이보다 좁은 에너지 갭을 가지는 OCL층을 적용함으로써 웨이브 가이드층 및 OCL에 의한 이중 광제한층 (double optical confinement layer)이 활성층(50)의 양쪽에 마련되게 된다.
- 도 4a, 도 4b, 도 4c, 도 4d는 각기 다른 Al 조성비를 가지는 n-크래드층(30)에 따른 모드 프로파일에 대한 OCF (Optical confinement factor)의 시뮬레이션 결과를 보인다.
- 도 4a는 p-크래드층 및 n-크래드층의 Al 조성이 동일하게 10%인 소자에 대한 결과를 보이고 도 4b는 p-크래드층 및 n-크래드층의 Al 조성이 각각 10% 및 15%인 소자에 대한 결과를 보인다.
- 도 4a, 도 4b의 시뮬레이션 결과에 따르면 도 4a에 도시된 바와 같이, n-크래드층
   의 Al 조성이 10%인 경우 기판 방향으로 모드 누설이 보이는 반면, 도 4b에 도시된 바와

같이 n-크래드층의 Al조성이 15%인 경우 기판 방향으로의 모두 누설이 발견되지 않을 뿐 아니라 OCF 또한 증가함을 알 수 있다.

- 도 4c, 도 4d는 각각 n-크래드층의 Al조성이 10%와 15% 이며, p-크래드층의 Al 조성은 동일하게 10%로 설정하고, 140Å 두께의 InzGa1-zN OCL을 활성층의 양쪽에 삽입시킨상태에서의 시뮬레이션 결과를 보인다.
- 도 4c, 도 4d의 시뮬레이션 결과는 본 발명에 의해 OCL을 적용함으로써 OCF가 증가함을 보여준다. 도 4c를 참조하면 기판쪽으로의 모드 누설이 일어나고 있지만, 액티브 영역에서 도 4a에서의 시뮬레이션 결과에 비해 반치폭이 감소됨을 알 수 있다. 이러한 반치폭의 감소는 광제한(optical confinement)이 보다 효과적으로 일어남을 시사한다. 도 4d를 참조하면, 도 4c에 도시된 결과를 위한 조건에서 n-크래드층에서의 Al 조성비를 15%를 조절했을 때, 기판쪽에서의 모두 누설이 거절의 제거됨은 물론 반치폭이 더욱 감소하여 OCF가 매우 높게 증가함을 알수 있다.
- 도 5a 내지 도 5c 는 n-크래드층에서의 Al 조성비(10%, 13.5%, 15%)별 OCL의 두께 변화에 따른 OCF의 변화를 보인 시뮬레이션 결과이다.
- 도 5a 내지 도 5c를 통하여, n-크래드층의 Al조성이 10%인 경우 InzGal-zN OCL층의 두께가 140Å, 13.5% Al조성일 경우 350Å, Al 조성이 15%로 증가된 경우 InzGal-zN OCL 층의 두께가 420Å일 때 최대의 OCF결과를 나타냄을 알 수 있다.
- 도 5a를 참조하면, n-크래드층 및 p-크래드층의 Al 조성이 공히 10%인 경우 OCL의 두께가 약 140Å일 때 약 1.5정도의 최대의 OCF가 나타난다.

도 5b를 참조하면, n-크래드층의 Al 조성이 13.5%이고 p-크래드층의 Al 조성이 공히 10%인 경우, OCL의 두께가 약 350Å일 때 약 2.3정도의 최대의 OCF가 나타난다.

- 또한, 도 5c를 참조하면, n-크래드층의 Al 조성이 15%이고 p-크래드층의 Al 조성이 공히 10%인 경우, OCL의 두께가 약 420Å일 때 약 2.4 이상으로 최대의 OCF가 나타난다
- 도 5d는 OCL을 적용한 경우(OCL) 및 OCL을 적용하지 않은 경우(non-OCL)에 있어서, n-크래드층의 Al 조성비(10%, 13.5%, 15%)별 OCF의 변화를 나타내 보인다. 도 5d를 통해서 본 발명에 따라 OCL을 적용한 경우가 그렇지 않은 경우에 비해 높은 OCF를 보이며, 그리고 Al 조성비가 증가할 수 록 본 발명에 따라 OCL을 적용한 경우가 보다 높은 비율로 OCF가 증가함을 알수 있다.
- <52> 도 5e는 위의 조건에서 최대 OCF에 대응하는 OCL두께 변화에 따른 OCF의 증가률을 보인다.
- 도 5a ~ 5d 및 도 5e를 통해서 n-크래드층내의 A1조성이 증가함에 따라서 OCF가 증가하고, 그리고 그 최적화된 OCL의 두께가 증가 함을 알 수 있다. 본 발명에 따른 광전소자는 결론적으로 n-크래드층의 A1%의 증가없이 최대 16%의 OCF값을 향상시킬 수 있음을 알수 있었다.
- <54> 위의 결과를 토대로 과찰한 결과, OCL의 두께는 100Å에서 500Å 범위내로 조절되는 것이 바람직한 것으로 보인다.
- 도 6는 상기와 같은 시뮬레이션 결과를 바탕으로 크랙이 없는 n-크래드층의 A1조성이 14%의 경우에 대하여 In<sub>z</sub>Ga<sub>1-z</sub>N OCL층을 적용 여부에 따라서 레이저 발진 개시 전류의

1020030033842

변화를 나타낸 것이다. 도 6을 통해서,  $In_zGa_{1-z}N$  OCL층이 삽입된 경우에 시뮬레이션 결과와 동일하게 OCL층이 없는 종래 레이저 다이오드 소자에 비하여 발진 개시 전류가 72mA에서 46mA로 약 40% 감소함을 알 수 있다. 이는 OCL층의 삽입에 따라서 OCF값이 증가하고 이에 따라 광구속 계수 및 광이득의 증가를 가져올 뿐 아니라 크래드층과 활성층사이에 완충층으로서의 OCL층의 삽입이 됨에 따라서 레이저의 발진 개시 전류가 낮추는 것으로 추정된다.

### 【발명의 효과】

- <56> 상기와 같은 본 발명에 따른 반도체 광전소자의 특징을 요약하면 다음과 같다.
- <57> 1) n-크래드층의 AI조성이 증가 없이 모드 누설의 감소 및 억제가 가능하고 그리고 최대 16% OCF의 증가가 가능하다.
- 2) AlGaN EBL층과 활성층인 InGaN의 격자 상수의 차이에 기인한 스트레인 스트레스의 효과적인 감소가 가능하다.
- <59> 3) 레이저 소자의 경우 문턱전류(threshold current)를 최대 40% 정도 감소시킬 수 있다.
- <60> 4) 소자의 작동 전류 및 전압이 감소된다.
- <61> 5) 동작 입력 파워의 감소로 수명이 연장된다.
- 이상과 같은 본 발명의 광전소자는 질화물계 발광소자 및 수광소자 등에 적용될수 있다. 즉, 본 발명에 다른 광전소자는 질화물계로 제작된 발광소자인 백색(white), 청색 (blue), 녹색(green) LED, 자외선(UV), 자색(violet), 청색(blue), 녹색(green) LD 및 수광소자, 전자소자등 모든 소자에 적용될 수 있다.

본 기술분야에서 숙련된 자들에게, 본 발명의 정신을 이탈하지 않고 전술한 바람직한 실시예를 고려한 많은 변화와 수정은 용이하고 자명하며, 본 발명의 범위는 첨부된 청구범위에 의해 보다 명확하게 지적된다. 본원의 기술내용의 개시 및 발표는 단지 예시에 불과하며, 첨부된 청구범위에 의해 보다 상세히 지적된 본 발명의 범위를 제한하는 것으로 이해되어서는 안될 것이다.

#### 【특허청구범위】

#### 【청구항 1】

활성층과;

활성층 상하에 마련되는 상부 및 하부 웨이브가이드층;

상기 활성층 및 웨이브가이드층에 의한 샌드위치의 상하에 마런되는 상부 및 하부 크래드층; 및

상기 적층을 지지하는 기판을 구비하고,

상기 활성층 및 이 상하의 각 웨이브가이드층의 사이에, 각각에 대응하는 웨이브가이드층에 비해 에너지갭이 작고 그리고 활성층에 비해서는 큰 에너지갭을 가지는 광제한층(optical confinement layer, OCL)이 마련되어 있는 것을 특징으로 하는 반도체 광전소자.

#### 【청구항 2】

제 1 항에 있어서,

상기 상부 웨이브가이드층과 그 하부의 상부 OCL의 사이에 전자차단층(electron blocking layer)이 개재되어 있는 것을 특징으로 하는 반도체 광전소자.

# 【청구항 3】

제 1 항에 있어서,

상기 기판은 Si, 사파이어, SiC 또는 GaN 으로 형성되는 것을 특징으로 하는 반도 체 광전소자.

## 【청구항 4】

제 1 항 내지 제 3 항 중의 어느 한 항에 있어서,

상기 결정층들은 질화물계인 것을 특징으로 하는 반도체 광전소자.

## 【청구항 5】

제 1항 내지 제 3 항 중의 어느 한 항에 있어서,

상기 상부 및 하부 웨이브가이드층은 p-GaN 및 n-GaN으로 형성되며, 상기 상부 및 하부 크래드층은 각각 p-AlGaN/p-GaN 및 n-AlGaN/n-GaN, 또는 p-AlGaN 및 n-AlGaN으로 형성되며, 상기 활성층은 AlInGaN(Al<sub>v</sub>In<sub>x</sub>Ga<sub>1-x-v</sub>N/Al <sub>w</sub>In<sub>y</sub>Ga<sub>1-y-w</sub>1-y-wN, 0≤v,w,x,y≤1,0 ≤x+v, y+w ≤1, y≤x, v≤w)로 형성되는 것을 특징으로 하는 반도체 광전소자.

## 【청구항 6】

제 5 항에 있어서,

상기 상부 웨이브가이드층과 그 하부의 상부 OCL의 사이에 p-AlGaN 전자차단층 (electron blocking layer)이 개재되어 있는 것을 특징으로 하는 반도체 광전소자.

## 【청구항 7】

제 5 항에 있어서,

상기 광제한층(OCL)은 Al<sub>x</sub>In<sub>y</sub>Ga<sub>1-x-y</sub>N (0≤x, y≤ 1; 0≤x+y≤1)으로 형성되는 것을 특징으로 하는 반도체 광전소자.

## 【청구항 8】

제 6 항에 있어서,

1020030033842

상기 광제한층(QCL)은 Al<sub>x</sub>In<sub>y</sub>Ga<sub>1-x-y</sub>N (0≤x, y≤ 1, 0≤x+y≤1)으로 형성되는 것을 특징으로 하는 반도체 광전소자.

## 【청구항 9】

제 7 항에 있어서,

상기 광제한층에는 Si 또는 Mg가 도핑되어 있는 것을 특징으로 하는 반도체 광전소자.

## 【청구항 10】

제 8 항에 있어서,

상기 광제한층에는 Si 또는 Mg가 도핑되어 있는 것을 특징으로 하는 반도체 광전소자.

## 【청구항 11】

제 7 항에 있어서,

광제한층(OCL)의 두께는 100 내지 500Å 범위 내의 값을 가지는 것을 특징으로 하는 반도체 광전소자.

## 【청구항 12】

제 8 항에 있어서,

광제한층(OCL)의 두께는 100 내지 500Å 범위 내의 값을 가지는 것을 특징으로 하는 반도체 광전소자.

## 【청구항 13】

제 9 항에 있어서,

1020030033842

광제한층(OCL)의 두께는 100 내지 500Å 범위 내의 값을 가지는 것을 특징으로 하는 반도체 광전소자.

# 【청구항 14】

제 10 항에 있어서,

광제한층(OCL)의 두께는 100 내지 500Å 범위 내의 값을 가지는 것을 특징으로 하는 반도체 광전소자.

【도면】

[도 1]

p-GaN	9
AlGaN/p-GaN or p-AlGaN	- 8
p-GaN	7
p-AlGaN	6
In <sub>x</sub> Ga <sub>1-x</sub> N/In <sub>y</sub> Ga <sub>1-y</sub> N	- 5
n-GaN	4
AlGaN/n-GaN or n-AlGaN	- 3
n-GaN	2
SAPPHIRE	-1
	<del></del>

[도 2]

p-GaN	
AlGaN/p-GaN or p-AlGaN	
p-GaN	70
p-AlGaN	-60
In z Ga <sub>1-z</sub> N	55
In <sub>x</sub> Ga <sub>1-x</sub> N/In <sub>y</sub> Ga <sub>1-y</sub> N	50
In <sub>z</sub> Ga <sub>1-z</sub> N	45
n-GaN	40
AlGaN/n-GaN or n-AlGaN	
n-GaN	
SAPPHIRE	





















